微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 等长设置请教

allegro 等长设置请教

时间:10-02 整理:3721RD 点击:
用sigxplorer 设完等长后一直出现这个错误:unable to set relative propagation delay constraints on net due to mapping error.
请问是什么原因,怎么解决呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top