微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问大家这个DRC怎么解决,谢谢!

请问大家这个DRC怎么解决,谢谢!

时间:10-02 整理:3721RD 点击:


橙色的线是route和package keepin ,我的GND铺铜是以outline为边界的,因为route 和 package keepin有一部分在outline外面,
应该可以这样画吧?
于是GND铺铜后就出现了这个DRC:



我在约束管理器里面没找到shape to route keepin spacing 请问再哪里修改 ?

约束里面是改不了的,你只能修改shape边框或者是route keep in让他们不重合

理论上SHAPE是必须在ROUTING KEEPIN里面的,
1:update SHPAE
2:waive DRC

认同,你应该修铜避让吧?或者修ROUTING KEEPIN?!

谢谢大家,我最后把SHAPE放在keepin里面了,呵呵~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top