微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 往铜皮上放置过孔,过孔没有铜皮网络,而是给了别的网络?

往铜皮上放置过孔,过孔没有铜皮网络,而是给了别的网络?

时间:10-02 整理:3721RD 点击:

软件有些给了铜皮的网络,有些没图中顶层铜皮的网络,而是给了中间层铜皮的网络。
如果现在铜皮上画线,再给过孔,就是铜皮的网络,复制过孔,就不是,什么原因。
如何改变过孔的网络。


Retain net of vias ? 你需要保留原先过孔网络?

樓上正解  請勾選Retain net of vias
會複製VIA NET屬性

我是想将那个过孔打在那块铜皮上,用线添加的过孔是好的,为了快我复制了过孔,放在铜皮上就成了图中的情况,没有给那块铜皮的网络,给的是中间一层铜皮的网络。
这种过孔的网络是靠什么决定的。

勾選Retain net of vias,會複製VIA NET屬性
接下來說明过孔的關係~
1.若你是引線打过孔,那此过孔會帶出trace net
2.通常若是COPY过孔時,若不勾選Retain net of vias
   會有一個狀況需要留意
   就是該过孔會吃正片屬性的SHAPE~
   过孔先看到什麼shape,就會有該屬性~
   正片和負片,以正片為優先,負片次之
   所以你可以TRY TRY 就知道了
以上有問題,請更有經驗的同志敘述補充~
   

谢谢分享,学习了,进步了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top