微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro规则设置

Allegro规则设置

时间:10-02 整理:3721RD 点击:
上图线。



如图,为什么中间走线层的线宽比顶层底层的宽,间距却别表层的间距小呢

从你的图来看.我觉得线宽的设定可能是根据阻抗的控制来进行设定的.
表层的最小间距要比内层的最小间距要大是因为工艺加工要求来设定的.

线宽,阻抗控制是自己算出的么?还是通过仿真出来的?

阻抗是根据层叠板厚层数等数据计算出来的...坛子里貌似有不少阻抗计算的软件...你可以找找...

這是DEFAULT的設置 並非有另外定義名稱設置Rule
感覺是增層導致rule不同 設的不一樣 沒什麼特殊意義 

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top