微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 想问下关于过孔的问题

想问下关于过孔的问题

时间:10-02 整理:3721RD 点击:
想问下,图中这三个过孔有重叠部分,是不是就表示重叠在一起的啊?反正DRC没有报错。


你把负片层打开了吧!

啊?没有啊,电源层和地层是负片层,我都关了啊。

这3个过孔这样做肯定是不行的,没有DRC那是因为你没有把相应的DRC打开吧,而且这个过孔的间距也要自己手动去设置的.

打开了呀,右下角DRC红色的,显示currently on啊。间距我就用的默认的,5mil

又是一个BUG吗?

你得进Display->visibility->Stack up下选择DRC显示 标记

visibility里已经是全部都显示了。

那方便把板子发过来看看么?QQ494868162@qq.com

如果你在setup——constraints——Modes里面没有把相应的DRC打开,visibility里即使全部打开也是不会出现DRC的。

请查收,多多指正啊~。

不好意思,我的软件16.3的,打不开你的板子

额。好吧。

能看看么?我的邮箱rx_78gp02a@163.com

不好意思,我才看到。
已发,请查收。望多多指正~。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top