微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 我原理图改了一根线的网络在导入pcb,结果有一小部分连好线也没啦,这时什么情况?

我原理图改了一根线的网络在导入pcb,结果有一小部分连好线也没啦,这时什么情况?

时间:10-02 整理:3721RD 点击:
我原理图改了一根线的网络在导入pcb,结果有一小部分连好线也没啦,这时什么情况?

连好的线应该不会消失,如果是网络对不上只会报drc

應該是NET NAME改變了 加上inetin 選擇拆線才會這樣

导入网表时,不要勾选“Allow etch removal during ECO”

谢谢啦!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top