微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DRC错误提示,”package to package spacing “package-top constraint value。

DRC错误提示,”package to package spacing “package-top constraint value。

时间:10-02 整理:3721RD 点击:
DRC提示如下图:
请求帮助!


2个place_bound_top碰一起了吧

就是,这个规则在哪设置?
为了省空间,故意放一起。
谢谢!

那就忽略这个DRC,display--waive DRCs--waive

place_bound_top有用才画  你没用 画什么

只能waive掉

直接把place_bound_top删掉就好了。

symbol的assembly框重叠了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top