微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于布局

关于布局

时间:10-02 整理:3721RD 点击:
想问各位朋友,在布局有BGA封装的电路时,其周围会有很多的电容电阻,有的还有测试点,我想问对于这样应该采取怎样的方法布局呢?

通常环绕在BGA附近的小零件,依重要性为优先级可分为几类:
1. by pass。
2. clock终端RC电路。
3. damping(以串接电阻、排组型式出现;例如memory BUS信号)
4. EMI RC电路(以dampin、C、pull height型式出现;例如USB信号)。
5. 其它特殊电路(依不同的CHIP所加的特殊电路;例如CPU的感温电路)。
6. 40mil以下小电源电路组(以C、L、R等型式出现;此种电路常出现在AGP CHIP or含AGP功能之CHIP附近,透过
R、L分隔出不同的电源组)。
7. pull low R、C。
8. 一般小电路组(以R、C、Q、U等型式出现;无走线要求)。
9. pull height R、RP。
1-6项的电路通常是placement的重点,会排的尽量靠近BGA,是需要特别处理的。第7项电路的重要性次之,但也会排的
比较靠近BGA。8、9项为一般性的电路,是属于接上既可的信号。

加一条:ESD器件要优先靠近管脚;

嗯,谢谢

ESD一般也是用在接口上、我以前画过快板子 VGA接口上用到过
一般对于接口信号的保护器件的顺序会考虑ESD第一位。

话说,这个BY pass指的是神马&………………

旁路电容 也称谓退耦电容

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top