微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 自动检查 VIA 压 VIA的 (也就是叠孔) 报错skill

自动检查 VIA 压 VIA的 (也就是叠孔) 报错skill

时间:10-02 整理:3721RD 点击:
自动检查 VIA 压 VIA的 (也就是叠孔) 报错skill,并提示删除其中一个via

16.6好像支持这个DRC了。

16.3也有吧

自动检查 VIA 压 VIA的 (也就是叠孔) 报错skill,并提示删除其中一个via

16.6没呀

自动检查 VIA 压 VIA的 (也就是叠孔) 报错skill,并提示删除其中一个via
求解?

tools-quick report 里面有  dangling line via &ant  via 都可以查出来

hao dongxi

是不是類似下面的圖?

高    我一致是用 same net space中的via-via来检查

是SKILL吗?共享一下,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top