微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > alllegro 16.6去除DUMMY NET问题

alllegro 16.6去除DUMMY NET问题

时间:10-02 整理:3721RD 点击:

      修改以前的板子,有原理和PCB图。用NETLIST导入网表时,提示出错:
1、------ Directives ------
RIPUP_ETCH TRUE;
RIPUP_DELETE_FIRST_SEGMENT FALSE;
RIPUP_RETAIN_BONDWIRE FALSE;
RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
SCHEMATIC_DIRECTORY /schematic/allegro';
BOARD_DIRECTORY '';
#1   WARNING(SPMHNI-316): Property warning detected.
WARNING(SPMHNI-217): Problems with net 'DDR3BOT_ODT'. Error with net property 'RELATIVE_PROPAGATION_DELAY' and value '100 mil:4 mil;500 mil:8 mil;6000 mil:12 mil': 'expected syntax is :::::'.

2、导入后去除了元件,但无用的引线未删除。
请大侠帮忙


不明白呵呵!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top