微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence的capture的DRC检查不能运行完整。

cadence的capture的DRC检查不能运行完整。

时间:10-02 整理:3721RD 点击:
之前运行DRC的时候还看到好多的WARNNING,后来修改了别的东东,再运行DRC,只能输出到:
Date and Time : 02/14/13 14:21:56
--------------------------------------------------
Checking Schematic:  SCHEMATIC1
--------------------------------------------------
Checking Electrical Rules
Checking For Unconnected Bus Nets

后面就没有了,怎么回事?没有错误了?

貌似,没有问题检查通过了。呵呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top