微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > HDI 一阶 6层板层叠请教

HDI 一阶 6层板层叠请教

时间:10-02 整理:3721RD 点击:
BGA 间距0.5mm,要用到盲孔,L2只能设为S2
使用 S1 S2 G S3 P S4 存不存在层叠对称问题?
2片DDR2 信号/地址线分别走那一层较好
从BGA出线时 S1与S2走线也不容易走成垂直,倒是很容易走成平行
请大家帮忙看看,谢谢!

这个叠层因该问题不大,不过表层走线会有EMI辐射,就看你们产品的要求了。你的地址线是1对1的还是1对2的?如果是一对一的话建议第一、二层走DQ\DM线,第四层走CLK\DQS\ADD\CMD线

谢谢
地址线是1对2
实际走线往往不能都满足设想的那样,为了将板子布通,从BGA出来ADDR/CMD与DATA/DQ也会混合在S1,S2里

top尽量不要走线 没有参考平面  还有就是6层板盲孔可以是1-3 4-6

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top