微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:关于管脚不匹配问题。

求助:关于管脚不匹配问题。

时间:10-02 整理:3721RD 点击:
我用FPM软件弄了一个16管脚的SOIC芯片的封装,画PCB的时候不能放置这个封装,说管脚数目不匹配。
看了一下坛子里,说是要删除PIN NUMBER,我就没搞懂是什么意思?是说在画原理图的时候把那个芯片的管脚都删除吗?我删除了之后,就无法生成网表。

管脚不匹配  字面意思撒    你的原理图有15个脚,PCB有16个,肯定不行,或者你原理图编号是A,PCB是1也不行,自己检查对比下。

哦,那就是说,如果有100个管脚,但是有50个不用的管脚也需要在原理图上表明哦?

是的  不管的用不用,都必须一一对应  

非常感谢!努力学习中。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top