微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR走线设置请教

DDR走线设置请教

时间:10-02 整理:3721RD 点击:
DDR时钟差分线串有电阻,差分时钟线又要和其它线相对等长,设置成XNET后就走不了差分线了,请教各位师傅遇到这种事你们有什么好的处理方法呀,谢谢啦

不明白为什么设置为XNET后就不能走差分线了,差分线经过电阻和电容后不都是设为XNET后走的吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top