微波EDA网,见证研发工程师的成长! 2025年03月26日 星期三
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大家推荐下电源层分割的安全间距大概为多少?

大家推荐下电源层分割的安全间距大概为多少?

时间:10-02 整理:3721RD 点击:
板子上+5V和-5V挨着的,+5V和3V挨着的,,3V和2.5V挨着的,,,谢谢

记得于博士的视频教程里有讲过,久了不记得了,你看看

20mil或以上吧。都是低压电源,没关系的。

主要看你的压差是多少,爬电距离要留够,除了在同层需要注意爬电距离外,也不要将压差很大的两电源设计在垂直相邻层,避免高电压上的纹波影响低电压源(你的电源20应该足够了)

20mil 够了  ,不过大点好

好的,主要是我的是块BGA封装芯片,里面有几个电源,,所以间距得比较小才行。

恩,有的地方是用的10mil,BGA封装太挤了点

恩,,2伏内的压差我用的10mil,,,FPGA是BGA封装的电源分配有点挤。

恩,不挤的地方我尽量间距大点,挤的地方且压差在2V内用的10mil,应该没啥问题吧,嘿嘿,,谢谢

10MIL没问题的,这种低压的还好,在BGA外面20MIL可以了

20mil

内层分割大概需要多少mil呢?

最小10mil,当然有空间的情况下一般建议15-20mil,但是不同的地就要比较大了,一般1mm-2mm之间

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top