微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 学习Cadence中出现的网络表错误不懂求教?

学习Cadence中出现的网络表错误不懂求教?

时间:10-02 整理:3721RD 点击:
自己是看于争的视频学的这个也是用他的原理图,但是出现这个问题实在不知道是什么原因
求教
谢谢



没有人遇见这个问题的吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top