微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 可否电源层出正片,地层出负片?

可否电源层出正片,地层出负片?

时间:10-02 整理:3721RD 点击:
可否电源层出正片,地层出负片?   我电源层出正片,地层出负片就没问题,,,但是这两个内电导均出负片子的话,就有出错出现,如下面ERROR: aborting film - Layer polarity of layer ETCH/VCC03 does not match film polarity of Negative. DRC may be unreliable   这是啥情况呀, 有经验的帮忙解决下,谢谢。

应该是叠构中设置和artwork的参数选择不一致导致的吧。改成一样应该没问题

恩,,,是这样的,谢谢提醒,,现在又遇到一个奇怪的现象,电源层出正片可以,,但是出负片就有DRC错误,,,DRC错误如下,,我在想是不是分割电源层哪里有问题呢,,谢谢


提示上看,是电源的宽度设置为0造成的,可在CM中查看是否是这个原因。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top