微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > sip布线时出现的问题

sip布线时出现的问题

时间:10-02 整理:3721RD 点击:
  布线时中途中断,然后我再想拉原来的线,可是就是连不上原来拉了一半的线,只能删掉重头开始,不知道我哪里规则没有设置好,请热心人士,帮忙解决下,谢谢。

我知道了,要在options里设置下就好了,说出来分享下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top