微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 网表导出出错

网表导出出错

时间:10-02 整理:3721RD 点击:
请问导出网表时出现Error:Netlister failed Please refer to Session log or netlist.log for details。这个错误  是什么原因啊   谢谢


这谁都看不出。要看错误提示。在网表所在文件下(allegro)有一个叫netlist的文件,打开看看里面的错误提示。

已经解决了  谢谢

我的也是这样的,求解决方法?

原理图drc存在错误,我的是没有查全···

应该是原理图的网络有问题,可能是两个网络名,定义的不一样!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top