微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR 的 T型走线

DDR 的 T型走线

时间:10-02 整理:3721RD 点击:
DDR 的T型走线 一部分拉等长时候全成一排 麻花样了,请问这样可以吗?

有空间的话线间距可以拉大点,保证3W就行了

楼上说的在理 ;
  其实你可以拉的更漂亮些,我觉的 ;

距离保持好,不过这样不好看!要做的美观!

也可以这样啊!尽量做到上下两分支线对称。才能减少这种由主CPU端拉出来所造成的上下两端信号最终的延时差别

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top