微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence spb16.6在画封装时为什么改不了图纸尺寸啊

cadence spb16.6在画封装时为什么改不了图纸尺寸啊

时间:10-02 整理:3721RD 点击:
想画个元件封装,由于尺寸较小,想改一下图纸尺寸,居然改不了,有没有大侠可以帮帮啊?一点点改可以,不能一下子改那么小,得一点点改小。这是为什么啊!求大侠指点!

http://www.eda365.com/forum.php? ... C%D6%BD%B4%F3%D0%A1
http://www.eda365.com/forum.php? ... %BC%D6%BD%B4%F3%D0%

上一篇:2013来了
下一篇:有关BGA出线的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top