微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助，allegro生成网络表出问题了

求助，allegro生成网络表出问题了

时间：10-02 整理：3721RD 点击：

以前电脑第一次安装16.3可以生成网表，导入到PCB,后来好像装了一下精简版的10.3的ORCAD之后就再怎么重新安装都是出这个问题，原理图生不了网表，如下图所示，哪位大侠帮帮忙看看啊！

上一篇：有武汉做layout 的吗？
下一篇：关于分割地的问题。集思广益

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top