微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DRC错误SN— Allow on Etch Subclass

DRC错误SN— Allow on Etch Subclass

时间:10-02 整理:3721RD 点击:
DRC错误SN— Allow on Etch Subclass(允许在走线层上)是什么意思呢?

你應該是把走線設定不可允許走線

太不熟悉了!此问题结已解决!原来设置了canstraint中设置了bottom层etch false

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top