微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教设置class内nets之间间距的问题

请教设置class内nets之间间距的问题

时间:10-02 整理:3721RD 点击:
如下图,设置好CLS2内nets之间的间距为10mils,怎么实际走线还是20mils,请大侠帮忙解惑!

忘记图片了额~~


结案结案,我去,最后一个居然是20mils~~!丢人啊~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top