微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 层次电路中的netlist问题

层次电路中的netlist问题

时间:10-02 整理:3721RD 点击:
建立层次电路,建立netlist时只有一个电路图里的网络,而其他层次电路中的网络无法导出。
在查看项目part manager时只能看到排在第一的原理图器件
是想在一个工程里画几个原理图,分别在不同PCB上,通过连接器来连接。
请问怎么实现?
谢谢

没人回复呀~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top