微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > orcad朝Allegro导网表出错~~~

orcad朝Allegro导网表出错~~~

时间:10-02 整理:3721RD 点击:


如图,出现重复引脚的错误。请问如何在朝Allegro中导网表时把这个错误给忽略啊,求大神....因为NC引脚和电源引脚会经常遇到多个...

原理图库引脚属性是power么

不是。是passive 。power可以重复么?我还没试过~~明天回公司试试

据我所知,power和passive唯一的区别就是power可以重名。

是滴。我朋友测试过了。POWER可以重名。顺利导出网表。谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top