微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro16.2设置差分线问题

Allegro16.2设置差分线问题

时间:10-02 整理:3721RD 点击:
      当把2根线拉近时没有DS错误而是LL,
在设net class to class spacing时,系统不会把差分线作为一个整体,
所以会产生一堆DRC,请高手帮忙啊~

大家都没遇到这种情况吗?差分线可以成对走,成对移动,但是单独移动其中的一根线,只要移动其中的一根线,使得gap没有小于它套用的spacing值,便不会有DRC,请高手解答一下啊

我一直是重走这对差分的。

重走了效果也是一样的啊,再移一下还是不会提示DRC,
我感觉就是差分线设置有问题,但是一直找不出问题所在,
正确的差分应该是一个整体,当缩小gap时就会有DS错误~

最小间距 主要gap 和neck mode 的gap就这三个吧

是啊,我这三个都设置了,还是没有用啊

建议用16.3的,就不会有这问题了。

果然是版本的问题,我装了16.5就可以正常使用了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top