微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问下关于铺铜中的的一些问题,请教各位大侠

请问下关于铺铜中的的一些问题,请教各位大侠

时间:10-02 整理:3721RD 点击:
   一:请问下关于,Anti etch 以及 Edit ---split plane ---create的用法?Edit ---split plane ---create是在已经铺好铜的地方进行重新分割吗?
  二:铺铜后pcb中的元器件会根据原理图中的连接属性自动连接到不同层,不同区域的铜皮上吗?
  三:同层的不同电压属性的铜皮可以重叠吗:

一、Edit ---split plane ---create不是在已经铺好的铜上重新分割,这种是灌铜的方式,画好anti etch后它会弹出各区域铜的属性选择、赋予。
二、铺铜后,动态铜皮会根据属性连接到各个管脚,并自动避让其它属性管脚。而静态铜皮不会自动避让。
三、同层的不同电压属性的铜皮不可以重叠。

   谢谢,在top层铺+5,+8v,+3v不同区域的铜皮,是否可以只用shape--polygon--optings分别划分就可以了?而这种方法与Edit ---split plane ---create的区别在哪?

上一篇:ALLEGRO
下一篇:PCB上的漏铜有什么作用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top