微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求铺铜的具体需要注意的细节问题

求铺铜的具体需要注意的细节问题

时间:10-02 整理:3721RD 点击:
   各位大侠想请教下,铺铜中的过程和需要注意的细节,谢谢...

我通常都用静态铜,动态铜经常会出错。

   请问下关于,Anti etch 以及 Edit ---split plane ---create的用法?Edit ---split plane ---create是在已经铺好铜的地方进行分割吗?

不是,先在那层(如Anti etch  选VCC)画line,再执行Edit ---split plane ---create 试一遍就知道了

上一篇:如何比对网表?
下一篇:ALLEGRO

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top