微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR布局走线,请大家实事求是讨论

DDR布局走线,请大家实事求是讨论

时间:10-02 整理:3721RD 点击:
4个DDR部分完全完成(包括布局,约束和拓扑设置,走线 ,等长,相关滤波电容摆放走线,相关 电源 地处理等),需要多少时间?

是不是厉害的人在一天 之内可以把4个DDR部分完成?

那你想要几天啊

我2天 可能都难搞定,还得多练习啊。

我也觉得一天8小时 ,完成 难度灰常大啊,大家一般 的比较正常的 多少 个小时 可以完成啊?

额,4个,是指双通道,每个通道两条内存吧?是DIMM,还是SO-DIMM?我觉得一周能做完你说的那些就已经比较快了吧,还必须是中间没有瓶颈以致卡壳

一字排开,地址线从左往右串起来,先做一个ddr的,然后copy ddr部分,一般2天。

四片一字排开,只做DDR,一天是够的

拿给一搏或者365合作的兴森,一天轻松摆平。

是DDR3么?感觉ddr3好复杂呀

只做ddr2部分,大概需要五天

说的是4个BGA封装 的 DDR3芯片。

朋友 传个图片 上来看下嘛

一天就够了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top