微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教下,DRC

请教下,DRC

时间:10-02 整理:3721RD 点击:
请教下,如图这种DRC怎么设置才没有呢,似乎是铜皮与过孔的(同一网络),之前没报错的,后来就报错,也不知道怎么一回事


关闭same net shape to pad  drc即可,在constraint model里面

OK了,非常感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top