求DDR1 DDR2 DDR3布线规则设置

求DDR1 DDR2 DDR3布线规则设置：除了数据，地址线分为两组来进行绕等长设置，还有那些线需要进行分组，绕等长之间的公差又是根据什么来设的呢?时钟线将要跟哪些信号线归为一组?请大虾们指点。

我把ddr3歸類放上去ddr2ddr1只比ddr3少幾pin分類是一樣的
有分兩大類DQ跟AD其中DQ還可再分兩組

AD                  DQ1        DQ2
SD1_A0        SD_DM0        SD_DM2
SD1_A1        SD_DQ0        SD_DQ16
SD1_A10        SD_DQ1        SD_DQ17
SD1_A11        SD_DQ2        SD_DQ18
SD1_A12        SD_DQ3        SD_DQ19
SD1_A13        SD_DQ4        SD_DQ20
SD1_A14        SD_DQ5        SD_DQ21
SD1_A15        SD_DQ6        SD_DQ22
SD1_A2        SD_DQ7        SD_DQ23
SD1_A3        SD_DQS0-        SD_DQS2-
SD1_A4        SD_DQS0+        SD_DQS2+
SD1_A5        SD_DM1        SD_DM3
SD1_A6        SD_DQ8        SD_DQ24
SD1_A7        SD_DQ9        SD_DQ25
SD1_A8        SD_DQ10        SD_DQ26
SD1_A9        SD_DQ11        SD_DQ27
SD1_BA0        SD_DQ12        SD_DQ28
SD1_BA1        SD_DQ13        SD_DQ29
SD1_BA2        SD_DQ14        SD_DQ30
SD1_CAS#        SD_DQ15        SD_DQ31
SD1_CKE        SD_DQS1-        SD_DQS3-
SD_CLK0-        SD_DQS1+        SD_DQS3+
SD_CLK0+               
SD_CLK1-               
SD_CLK1+               
SD1_CS#               
SD1_ODT               
SD1_RAS#               
SD1_RESET#               
SD_STBC_CKE               
SD1_WE#               

1、时钟线和地址线设为一组，并且等长要以时钟做参考
2、等长公差的话随着速率的提高要依次减少，ddr3的公差可以控制在15mil
3、数据线和地址线要完全取分开，不能交叉走线

谢谢！还有一些控制线，如DM,DQ......，这些控制线是跟数据线还是地址线在一组呢?地址线要以什么信号线为参考呢?

dqs、dqm是要和数据线分为一组，其余的像we，cs之类的就归到地址组，地址组的等长以时钟线为参考

同求

多看看intel公司主板设计指引，上面分组讲得比较清楚

andyxie  能发一份到  LEESE2002@163.COM 吗?谢谢！

新人学习！

求大侠也给我发一份吧。邮箱：237564880@qq.com

同求大侠发份，邮箱：675609122@qq.com，谢谢~！

看另外一个帖子
http://www.eda365.com/thread-80582-1-1.html