微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR2走线布局需要注意什么?800M

DDR2走线布局需要注意什么?800M

时间:10-02 整理:3721RD 点击:
RT,请大写们发表下自己的看法

我也想知道,顶一下

一般官方的回答是:以前发过的帖子里有。

其实我也想知道。

顶一下,问题还没有解决呢

将ddr数据分成两组,数据组和地址组,然后组内走线等长就可以了。

那线的长度有没有控制呢?比如不能超过多少mil之类的?

还是没有高手出现



很好很详细,谢谢了

参考Intel的比较好

那你有没有这方面的资料呢?能不能上传下呢?

讲的不错的,谢谢分享!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top