微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro导入网表出问题

Allegro导入网表出问题

时间:10-02 整理:3721RD 点击:
Pin numbers do not match between symbol and component. Run dev_check on device file for more information
这是导入网表时出的信息,是引脚数目不匹配。我就是不知道用什么方法检查,望大家指点下,谢谢!

可以运行一下规则检查如下图箭头所示

dsn中的零件pin number和allegro中的零件pin numebr不对应造成的

pcb里面 做封装环境下可以查看封装的PIN脚数 display\Status
dsn 里面 也进入封装编辑环境里可以查看封装属性 即可查看出封装的PIN脚数
对于密的BGA封装很有帮助!

受教,多谢了!

做part与package时细心一些就好了,不该花费心思的事儿。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top