微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro的brd格式转换成ad的pcbdoc格式时,assy层错位是什么原因?

allegro的brd格式转换成ad的pcbdoc格式时,assy层错位是什么原因?

时间:10-02 整理:3721RD 点击:

如题,求高手指点,先谢过了。
转换前:


转换后:


禁止布线层下面一部分也错位了, 。

各层大小都不一致,看上去像是精度问题

哦,先谢了,去试试。

你好,能不能ddb文件转化成brd文件,在candence中打开呢?小弟想这样转化

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top