微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于DDR时钟的Xnet的差分对设置问题讨论

关于DDR时钟的Xnet的差分对设置问题讨论

时间:10-02 整理:3721RD 点击:
这几天在做个板子,DDR2的时钟CK,CK//都串接了33ohm电阻R1,R2,且并联了电容C1及电阻R58.我已经设置好了Xnet。但在设置差分对的时候,在Xnet中出现很多pin pair见图1,但Xnet CK又要做为address及DQS的参考。那我怎样删除差分对中的其它pin pair,这保留U1.B18:U4.J9.坐等高手指点。

图1


图2


这个不用删除吧!

创建你需要PIN pair就是了

我用的是15.7,在差分对里面不能创建pin pair。多余的pin pair有DRC错误显示在板上。不知道能否用拓扑结构来解决。

学习中!

顶碰到同样问题

一般情况是设置pinpair 然后对其设置matchgroup..还有一种情况是你布局时候,ddr差分都是对称的,你布局时把旁边阻容上的线都做成对称的,他自己就等长了,然后设置时候就随便设就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top