微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.3 soldemask层不充许打孔是咋回事?

allegro16.3 soldemask层不充许打孔是咋回事?

时间:10-02 整理:3721RD 点击:
今天又发现一个别家公司画的PCB,在soldemask层上画shape后就不能再上面打孔,否则出现M&P的DRC错误,我不知道这是在哪里设置的规则,反正我自己公司的板子都可以随意在soldemask层上画shape,原后shape上有孔不会报DRC错误。请高手说一下吧,谢谢。

setup - constaints - modes 里面有关于SOLDER的DRC选项
一般都要开着的吧?要不然露基材是不是容易被忽略

soldmask只得是阻焊,其实简单点说,就是不上绿油!应该可以铺铜打孔的!

但那个板就是不可以打孔,而且一定是在设计规则里面设置了什么,我就是找不到。

还是没有解决。也没人碰到过吗?

问题解决了,呵呵!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top