微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线对同其它线间距设置的问题 (已解决)

差分线对同其它线间距设置的问题 (已解决)

时间:10-02 整理:3721RD 点击:

差分对是464,在电子约束中设置了。
我在间距设置里面设置差分对为15mil,2个线间距设置就出现drc错误,告知2个差分线对当前是6mil,不满足15mil间隔。
以下2个图,设置都出现drc 错误。





---------------------------------------------------------------------------------------------------------------------------
谢谢楼下的提醒,设置如下:




更新一下updata drc。
ok。

你设的15mil,但是你与其他线的间距是6mil,当然会报错了,你把间距拉开点就可以了

如下图··


按照楼上说的设置还是不行,求详解,谢谢

谢谢,设置成功。

小编怎么设置的?贴图看看。

悲催啊,还是不行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top