微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 统计一下坛子里的各位是怎么生成网络表的,附本人方法(图文并茂)

统计一下坛子里的各位是怎么生成网络表的,附本人方法(图文并茂)

时间:10-02 整理:3721RD 点击:
如题,
我的是生成网表--选择others


然后确定,生成.NET结尾的网表文件,然后用一个capture to allegro的软件转化为.TXT的网络表
到allegro中  文件---导入--logic


点击导入导入到allegro中,这种方法的弊端是不能交互布局、高亮,不知道各位大侠有没有什么好办法?

用orcad的网络表好像对原理图封装要求比较高。

你生成第一方网表就可以交互布局了,而且第一方网表比较严谨,不容易出错

是啊,第一方网表就可以为什么还要转换?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top