微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 过孔定义,查找多余的cline

allegro 过孔定义,查找多余的cline

时间:10-02 整理:3721RD 点击:
创建过孔 setup ->vias->auto define bbvia ->create bbvia->input pad name->generate
自动布线的过孔指定
Setup-> Constraints->Physical (lines/vias) rule set->Set Values->Via list property->Name
16.0:
setup -> constraints->Physical->all layers->via

清除多余的cline
Rout->Gloss->Parameters

或查找多余的cline
TOOLS->REPORTS->Dangling line Report
cline 连接线
line 边框线等

实用。

8错

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top