微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro铺铜不成功

allegro铺铜不成功

时间:10-02 整理:3721RD 点击:

请问各位,你们有没有遇到过,铺铜的时候,铜不上去。add shape之后,只显示这个shpae的边框,但是铜就是没铺上。
(经常是出现最后一步,进行大面积铜GND的时候出现的。所以,不存在铜的铜太小的问题。其它的铜皮显示正常,所以不存在no_shape_fill的问题。)
allegro15.5版本,有输入网络名,正常情况下铺铜。DB check了好几回了。DRC也都是允许的。为啥经常会出现这种情况?

应该是参数设置的过大造成的,可以在

试试

我试了下,还是不行。

是不是铺的铜太小了,,我遇到过铺铜太小后出现类似情况,把铜铺大呢

我的这个,是整块铺铜。

你是不是把no_shape_fill勾选上了啊?

删了原铜,重来一块试试

提升该铜皮的优先级,让其他铜皮避让该铜皮即可

以前遇见过,图纸做完了最后有一层铺不了铜,跟小编同样的问题,翻遍了N多资料未找到解决办法,最后只能一块一块的铺,找出出问题的区域后把出问题的区域单独铺铜再合并!

板子拿来试试 不然都白说。

是不是有超小面积的铺铜没有删除?或者有些走线的锐角引起的?可以放一静态铜上去试试。

ALLEGRO中不是画铜吗,铺铜是哪个命令

如果是no_shape_fill勾上了,是整块板的铜都只显示边框的。所以,没有。

是啊,我现在也是这样处理的。就是感觉太麻烦了。

反复处理,还是不行。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top