微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教,anti-pad的问题

请教,anti-pad的问题

时间:10-02 整理:3721RD 点击:
   请看这两张图片,区别是只有在我选中via的时候才会显示出anti-pad的范围,铜从看到的部分也才会避让,不选中的话就不会,请教是为什么呢



没遇到这种情况,表示同情,你把软件关掉重新开一次再看看呢

你是动态铜皮吗?

我说的不够仔细,是动态铜皮而且层是负片的形式

另外就是这是用shape-polygon铺的铜,我发现用anti etch铺的铜就不会有这个问题

你试下把这个钩上红圈里的那个fillde pads


你高亮显示了敷铜区域,Dehilight敷铜shape即可

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top