微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问这个是因为什么导入不了网表,加急!

请问这个是因为什么导入不了网表,加急!

时间:10-02 整理:3721RD 点击:
netrev run on Oct 29 15:11:18 2012
   DESIGN NAME : '522'
   PACKAGING ON Apr 11 2011 13:01:17
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
No error detected
No oversight detected
  1 warnings detected
cpu time      0:00:48
elapsed time  0:00:00

提示没有错误啊,怎么会导不进,很有可能是你的库文件的路径没有设置正确,你再好好检查一下路径吧!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top