微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > powerlogic原理图如何生成allegro的网络表?

powerlogic原理图如何生成allegro的网络表?

时间:10-02 整理:3721RD 点击:
powerlogic原理图如何生成allegro的网络表?
页数很多 重画不现实

通过脚本文件运行下就行了,但我是很早以前用过, 现在我都没用这些软件了,不知道是否还有别的什么方法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top