allegro 16.3软件的原理图和PCB不能正常关联

封装路径全部都指好了?

嗯 是的啊  不过不知道原理图是由AD格式的转换过来的，会不会有影响

cadence原理图一般都是.DSN格式的吧。

嗯 是DSN格式的

如果路径指好了，全部都是默认设置，导出网表再导入应该就没问题。

好像用第三方网表不能关联

大大說的沒錯喔~~用第三種轉法是無法連結的喔

哦 貌似还真是用的第三方网表 谢谢