微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence无法生成网表

cadence无法生成网表

时间:10-02 整理:3721RD 点击:
如题,【求助】cadence无法生成网表
如图:
版本的16.3的,不想重装,故求救


你用红线画的地方确实少个文件~~~~可能是用户权限的问题,我当初在公司就遇到了这个问题,然后把用户权限打开就好了

看下这个


看你上传的图片不是可以出网表吗?在你画红线的地方选择路径就行了啊 就像我附图那样  然后新建个pcb板,打开pcb导入网表就可以了啊,不是一定要有下面那个才行的


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top