Cadence系统级封装设计--Allegro SiP设计请教~~~急
时间：10-02
整理：3721RD
点击：
有哪路SiP设计高手请教一下?请问个别Via的宽度设置怎么设置的(Candence SiP 16.5版本） ?手动布线走不过去，希望改变Via的走向，但是Via稍宽要改小一点。
1.tools--padstack菜单直接对设计文件里的via修改，不可update，否则又变回原来的了；
2.直接修改库里的via文件，然后update。