微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence 导入网络表后,发现地线都没有,什么情况

cadence 导入网络表后,发现地线都没有,什么情况

时间:10-02 整理:3721RD 点击:

各位大师,小的第一次导入网络表,发现地线全没有,这个是什么情况呢?
不是图纸尺寸问题,请大家告诉下,是不是我原理图里面所有的地 命名都是一样的造成的


靠,发现自己的图纸用A3的小了,导入的时候无法导入:@

呵呵,这是你给GND设置值导致的。把值去掉就有了。

是你把地的属性设置成了no rat,你点击edit property然后在find下选择net,点击PCB里面的net出来属性对话框,找到no rat属性delete即可

把rat线属性去掉就行了,通常情况还需要这样做呢,电源线和地线太多了,看着不爽就搞成这样方便些。

非常感谢,终于搞定了

谢谢学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top