微波EDA网,见证研发工程师的成长! 2025年03月07日 星期五
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.5出DXF问题

16.5出DXF问题

时间:10-02 整理:3721RD 点击:
file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/421091404/QQ/WinTemp/RichOle/TFJCD$P(@K9EW{6_}~0351K.jpg
[img]file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/421091404/QQ/WinTemp/RichOle/IG3HUG[WWZJ3ITK77Y`PU}R.jpg[/img]

热心的朋友们,上面是我的步骤截图,我导出来的是top层的dxf如下图,不知为什么底层的焊盘也出来了。?file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/421091404/QQ/WinTemp/RichOle/8J$}(P7M}$65R5X4)Z0K`)G.jpg

没看到图

补一下图

导出的效果图


加载中...

步骤2


加载中...

步骤1


加载中...

呵呵,不好意思,不太会弄这个

不好意思,图补上了,请再帮我看下吧。

看着步骤图貌似没错 map一下应该没问题吧  导dxf就是你想要哪些层面你给他显示哪些层面 其它的都关掉 按你现在的步骤 slect all 然后use那个勾起来 map一下就行了

步骤没错,出撒问题了呢?

步骤是和15.7一样的吧,我在15.7导没问题,16.5就有问题了,而且出bottom层就焊盘都没了只有丝印,我在PCB里是打开了焊盘的。


加载中...

没法帮你试 我只安装到16.3  我只能说步骤和方法上应该是没有错的 我学习到的也是这么个导dxf的方法 帮你顶一下吧 等待高手来回答你

我的是XP系统,我在别人的WIN7上试是没问题的,有可能是系统的猫腻...

我的也是xp 15.5和16.3我随便一张图,怎么导都正常啊。16.5我还没用到 公司电脑配置跟不上 太卡了不敢装

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top