微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 无法设置Relative Delay的问题

无法设置Relative Delay的问题

时间:10-02 整理:3721RD 点击:
我使用Cadense SPB16.2,第一次尝试使用Constraint Manager进行等长布线,按照教程在Contraint->Electrical->Net->Routing->Relative Propagation Delay下把需要等长的网络建立了一个Match Group,可是在右侧Objects栏里边什么反应也没有,看教程上不是应该把这堆网络放到建立的Match Group里边吗?但是当鼠标移到某一个网络上面时,底下的状态栏又会显示出这个Net属于我创建的那个Match Group。
另外,也无法选择Target,Set as target是灰的,见下图,这是为什么?

你這樣的操作是不完整的.
先把要等長處理的 Pin pair 選取起來後 , 按滑鼠右鍵選取 Create / Match Group , 建成一個群組.
再到該群組裡面去設定 target .

谢谢回复,我是这样做的,我的D0~D7网络以及CLK Xnet需要进行等长处理,我选取了这些项目,然后右键Create/Match Group,这样创建的Match Group,然后无法设置relative delay。
我只对CLK这个Xnet创建了pin pair,其余的D0~D7均为普通net,是不是它们也要创建pin pair才行?

都要
用 Min/Max 或 Relative pragation delay 都是要在 Pin pair 下來進行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top